

HEAT RADIATING SUBSTRATE AND MANUFACTURE THEREOF

Patent number: JP2000323632
Publication date: 2000-11-24
Inventor: ARIKAWA TADASHI; ICHIDA AKIRA; YAMABUCHI YASUO
Applicant: TOKYO TUNGSTEN KK
Classification:
- International: H01L23/373
- european:
Application number: JP19990128420 19990510
Priority number(s): JP19990128420 19990510

Abstract of JP2000323632

PROBLEM TO BE SOLVED: To provide a heat radiating substrate made of materials whose heat radiation is excellent as the substrate materials of a semiconductor element for improving reliability, by preventing generation of cracks or bending of the element or the substrate even when the substrate is arranged just under the element, and to provide a method for manufacturing this heat radiating substrate, and a semiconductor package using this. **SOLUTION:** A heat radiating substrate is made of materials obtained by laminating molybdenum(Mo) and copper (Cu) and molybdenum(Mo) in three layers in this order as a metallic substrate on which the element or component of a semiconductor package are loaded. As for the materials, the thermal expansion coefficient is 5 to $8 \times 10^{-6}/K$, and the heat conductivity is 150 W/(m k) or more, and the Mo whose thermal expansion coefficient is approximating is arranged right under the element so that small thermal expansion and high heat conductive heat radiating substrate for constituting a highly reliable package can be obtained.

Data supplied from the *esp@cenet* database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-323632

(P2000-323632A)

(43) 公開日 平成12年11月24日 (2000. 11. 24)

(51) Int.Cl.⁷

H 0 1 L 23/373

識別記号

F I

H 0 1 L 23/36

テ-マ-ト (参考)

M 5 F 0 3 6

審査請求 未請求 請求項の数 7 O L (全 4 頁)

(21) 出願番号 特願平11-128420

(22) 出願日 平成11年5月10日 (1999. 5. 10)

(71) 出願人 000220103

東京タングステン株式会社

東京都台東区東上野五丁目24番8号

(72) 発明者 有川 正

富山県富山市岩瀬古志町2番地 東京タングステン株式会社富山製作所内

(72) 発明者 市田 晃

富山県富山市岩瀬古志町2番地 東京タングステン株式会社富山製作所内

(74) 代理人 100071272

弁理士 後藤 洋介 (外1名)

最終頁に続く

(54) 【発明の名称】 放熱基板およびその製造方法

(57) 【要約】

【課題】 半導体素子の基板材料として放熱性の優れた材料であって、素子直下に配置されても、素子や基板などにクラックや反りが発生しない信頼性が向上した放熱基板とその製造方法と、それを用いた半導体パッケージを提供すること。

【解決手段】 放熱基板は、半導体パッケージの素子あるいは部品を搭載する金属基板において、モリブデン (Mo) と銅 (Cu) とモリブデン (Mo) をこの順で三層に積層した材料からなり、前記材料は、熱膨張係数が $5 \sim 8 \times 10^{-6} / K$ で且つ熱伝導率が $150 W / (m \cdot K)$ 以上の特性を有し、素子直下に熱膨張係数の近似した Mo を配することで信頼性に優れたパッケージを構成できる低熱膨張・高熱伝導性放熱基板からなる。

【特許請求の範囲】

【請求項1】 半導体パッケージの素子あるいは部品を搭載する金属基板において、モリブデン（Mo）と銅（Cu）とモリブデン（Mo）をこの順で三層に積層した材料からなり、前記材料は、熱膨張係数が $5 \sim 8 \times 10^{-6}/K$ で且つ熱伝導率が $150 W/(m \cdot K)$ 以上の特性を有し、素子直下に熱膨張係数の近似したMoを配することで信頼性に優れたパッケージを構成できる低熱膨張・高熱伝導性放熱基板からなることを特徴とする放熱基板。

【請求項2】 請求項1記載の放熱基板において、圧延加工により平坦でかつ平滑に積層され、半導体素子搭載上支障のない平面精度を有する低熱膨張・高熱伝導性放熱基板からなることを特徴とする放熱基板。

【請求項3】 請求項2記載の放熱基板において、前記放熱基板の中間層であるCuの不均一変形の最大と最小の差が10%以内であることを特徴とする放熱基板。

【請求項4】 請求項1乃至3の内のいずれかに記載の放熱基板において、更に、Niめっき及びAuめっきの内の少なくとも一種が施されていることを特徴とする放熱基板。

【請求項5】 請求項1乃至4の内のいずれかに記載の放熱基板を搭載していることを特徴とする半導体パッケージ。

【請求項6】 請求項5記載の半導体パッケージにおいて、前記放熱基板に素子又は電子部品を搭載していることを特徴とする半導体パッケージ。

【請求項7】 請求項1記載の放熱基板を製造する方法であって、前記モリブデン（Mo）と銅（Cu）とモリブデン（Mo）をこの順で三層に積層した積層体をこの積層体の三層のトータルの厚みの20%以上の加工率で第1の圧延を施し、第1の圧延後の以降の圧延を10%以下の加工率で施すことを特徴とする放熱基板の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、放熱基板に関し、詳しくは、半導体パッケージに用いられ、素子又は部品を搭載する放熱基板と、その製造方法と、それを搭載した半導体パッケージとに関する。

【0002】

【従来の技術】半導体分野において、ICチップの高性能化、高密度化、高速化が進んでおりエレクトロニクスへの応用技術の進歩はめざましい。

【0003】半導体素子の基板材料としては、CuやCu系複合材等が多く用いられているが、Cuの場合、素子あるいはその周辺材料との熱膨張率の差が大きいため、基板あるいは素子そのものの亀裂や破壊等の原因となる。

【0004】MPU用には、インバー／銅／インバーの

積層型の基板が多く使われている。インバーの熱膨張係数は室温付近では $2 \times 10^{-6}/K$ 以下と小さいが、温度の上昇とともに熱膨張係数は急上昇し $100^{\circ}C$ で $15 \times 10^{-6}/K$ と非常に大きくなる。また、インバーは、熱伝導率も $12 W/(m \cdot K)$ 程度と非常に小さいという欠点がある。さらに、インバーは、磁氣的に特異な現象が見られる特有な物質であり、取り扱いが容易ではない。そこで、インバーとの間にCuを挟むことは、熱伝導率を高くするための有効な方法ではある。

10 【0005】

【発明が解決しようとする課題】しかし、前述したインバー／Cu／インバーの3層構造の基板材料では、熱膨張率の観点から鑑みると、熱膨張係数が $17 \times 10^{-6}/K$ と大きいため有効な手段とは言い難い。

【0006】また、その基板材料をチップの形、例えば、正方形や長方形などの矩形状に加工する場合、打ち抜きプレス法が多く用いられるが、インバー／Cu／インバーの3層構造の積層基板では、中間のCuが軟らかいため加工の際、展伸されインバーに被ってしまう。

20 【0007】また、インバーは、機械加工性が悪く表面にクラックや割れ等が入り易いという加工上困難な点がある。

【0008】一方、Cu-Mo系の一つのCu／Mo／Cu三層積層型複合材料（以下、CMCと言う）の場合、表層がCuから成っているため初期の熱逃げや横への熱放散性は優れており、従来から基板材料としてよく使われている。

【0009】しかし、CMCは、表層にCuがあるため、素子直下の熱膨張率の差により基板あるいは素子などの亀裂や破壊の恐れがあったり、全体的に反りが発生し易いという欠点がある。

【0010】そこで、本発明の第1の技術的課題は、半導体素子の基板材料として放熱性の優れた材料であって、素子直下に配置されても、素子や基板などにクラックや反りが発生しない信頼性が向上した放熱基板とその製造方法とを提供することにある。

【0011】また、本発明の第2の技術的課題は、製造及び後加工の容易な放熱基板とその製造方法とを提供することにある。

40 【0012】さらに、本発明の第3の技術的課題は、前記放熱基板を用いた半導体パッケージを提供することにある。

【0013】

【課題を解決するための手段】本発明によれば、半導体パッケージの素子あるいは部品を搭載する金属基板において、モリブデン（Mo）と銅（Cu）とモリブデン（Mo）をこの順で三層に積層した材料からなり、前記材料は、熱膨張係数が $5 \sim 8 \times 10^{-6}/K$ で且つ熱伝導率が $150 W/(m \cdot K)$ 以上の特性を有し、素子直下に熱膨張係数の近似したMoを配することで信頼性に優

れたパッケージを構成できる低熱膨張・高熱伝導性放熱基板からなることを特徴とする放熱基板が得られる。

【0014】また、本発明によれば、前記放熱基板において、圧延加工により平坦でかつ平滑に積層され、半導体素子搭載上支障のない平面精度を有する低熱膨張・高熱伝導性放熱基板からなることを特徴とする放熱基板が得られる。

【0015】また、本発明によれば、前記放熱基板において、前記放熱基板の中間層であるCuの不均一変形の最大と最小の差が10%以内であることを特徴とする放熱基板が得られる。

【0016】また、本発明によれば、前記いずれかの放熱基板において、更に、Niめっき及びAuめっきの内の少なくとも一種が施されていることを特徴とする放熱基板が得られる。

【0017】また、本発明によれば、前記いずれかの放熱基板を搭載していることを特徴とする半導体パッケージが得られる。

【0018】また、本発明によれば、前記半導体パッケージにおいて、前記放熱基板に素子又は電子部品を搭載していることを特徴とする半導体パッケージが得られる。

【0019】さらに、本発明によれば、前記放熱基板を製造する方法であって、前記モリブデン(Mo)と銅(Cu)とモリブデン(Mo)をこの順で三層に積層した積層体をこの積層体の三層のトータルの厚みの20%以上の加工率で第1の圧延を施し、第1の圧延後の以降の圧延を10%以下の加工率で施すことを特徴とする放熱基板の製造方法が得られる。

【0020】

【発明の実施の形態】まず、本発明の実施の形態を説明する前に、本発明の放熱基板についてさらに詳しく説明する。

【0021】本発明の放熱基板は、モリブデン(Mo)と銅(Cu)とモリブデン(Mo)をこの順で三層に積層した材料からなる。この積層材料は、熱膨張係数が $5 \sim 8 \times 10^{-6}/K$ で且つ熱伝導率が $150 W/(m \cdot K)$ 以上の特性を有する。

【0022】ところで、半導体素子の放熱基板材料として、放熱性の優れた材料、特にCMCのように素子直下の放熱性の優れた材料と同様に有用である。

【0023】しかし、熱膨張率の整合性の点から鑑みると、本発明の放熱基板であるMo/Cu/Moの組み合わせの材料(以下、MCMと呼ぶ)の方が、CMCに比べて素子直下に半導体素子の熱膨張率に近いMoが配置されるため、素子や基板などにクラックが発生せず、またCuの両側に剛性率の大きい比でサンドイッチされているため反りが生じ難く、信頼性は向上する。

【0024】一方、熱伝導率は、Mo単体でも $140 W/(m \cdot K)$ あるので、本発明の放熱基板は、Cuを挟

むことにより $150 W/(m \cdot K)$ 以上は可能であり熱放散性の問題はない。

【0025】一般に、積層材料は、圧延やダイス、ホットプレスなどによる加圧圧接法のほか摩擦圧接法、爆発圧接法あるいは超音波溶接法などで作られる。その中でも、圧延で圧接する方法は、種々の組み合わせの複合材料を簡単な作業で、高生産性で製造できるのため多く利用されている。

【0026】本発明の放熱基板であるMCMを圧着によって製造する方法には、前述の内どのような方法を用いても良いが、一般には工業生産に向いている点から圧延法が有効である。

【0027】このMCMの圧延板を放熱基板の形状に加工する方法としては、シャー切断、ワイヤー放電加工、プレス打ち抜き(パンチング)、エッチング法等があるが、いずれの加工法においても層間剥がれやクラック発生等の問題はない。

【0028】但し、シャー切断やプレス打ち抜き時に中間層のCuが展伸されるという懸念はあるが、表層が比較的硬いMoであるため大きく伸ばされはみ出すことはない。たとえCuがはみ出したとしても、その量は少ない(薄い)ため、後工程のバレル研磨、めっき前処理(酸処理)において十分除去することができるので問題はない。

【0029】また、NiやAu等のめっき性は、表層がCuであるCMCよりも表層がMoである本発明によるMCMの方が扱い易く良好である。

【0030】それでは、本発明の実施の形態による放熱基板の製造について説明する。

【0031】(第1の実施の形態)厚み(T)5mmの無酸素Cu板の上下に、T5mmの純Mo板を配置した材料を、 $900^{\circ}C$ で15分間加熱した後、初めに上下ロールの隙間を3枚の板のトータル厚みの70%(30%リダクション)で圧延機に通し圧着した。そして、10%以下のリダクションで圧延を繰り返し加工し、T0.5mmの圧延板(層比率は公称2:1:2)に仕上げた。この圧延板の熱膨張係数は $6 \times 10^{-6}/K$ 、熱伝導率は $170 W/(m \cdot K)$ であった。また、片(上)層のMoを2としたときの実際の層比率は、2:0.96~1.02:2.08であり、Cu層の比率は19.0~20.0%となり、最大と最小の厚みの差は5.3%であった。この圧延板を30トンプレス機で $5 \times 10 mm$ の長方形チップの打ち抜き加工を行なったところ、全く層間剥離や切断面にクラック等がなく良好であった。

【0032】次に、この打ち抜いたチップをバレル研磨した後、 $3 \mu m$ のニッケル(Ni)めっきを施し、熱処理を行なったところ、めっきのシミやムラ、また反りもなく良好であった。更に、このチップに、 $0.8 \mu m$ のAuめっきを施した後、半導体パッケージを組み立てたところ、熱膨張的にも外周囲材料とマッチングしたパッ

ケージと成し得、放熱性も良く半導体素子を搭載する低熱膨張・高放熱基板として実用に供し得るものができた。

【0033】(第2の実施の形態)厚み(T)2mmの無酸素Cu板の上下に、T5mmの純Mo板を配置した材料を上記第1の実施の形態と同加熱条件において20%リダクションで圧延機に通し圧着した後、10%以下のリダクションで圧延を繰り返し加工し、T0.5mmの圧延板(層比率は、公称5:1:5)に仕上げた。この圧延板の熱膨張係数は $5.5 \times 10^{-6}/K$ 、熱伝導率は155W/(m・K)であつた。

【0034】また、片(上)層のMoを5としたときの実際の層比率は、5:0.97~1.04:5.05であり、Cu層の比率は8.8~9.4%となり、最大と最小の厚みの差は6.8%であつた。この圧延板を上記第1の実施の形態と同様に30トンプレス機で5×10mmの長方形の打ち抜き加工を行なったところ、全く層間剥離や切断面にクラック等がなく良好であつた。

【0035】さらに、この打ち抜いたチップをバレル研磨した後、3μmのNiめっきを施し、熱処理を行なったところ、めっきのシミやムラ、また反りもなく良好であつた。

【0036】また上記第1の実施の形態と同様、半導体パッケージを組み立てたところ、熱膨張的にも外周囲材料とマッチングしたパッケージと成し得るものができた。

【0037】(第3の実施の形態)厚み(T)5mmの無酸素Cu板の上下にT3mmの純Mo板を配置した材料を、上記第1の実施の形態と同加熱条件において、20%リダクションで圧延機に通し圧着した後、10%以下のリダクションで圧延を繰り返し加工し、T0.5mmの圧延板(層比率は、公称1:1:1)に仕上げた。この圧延板の熱膨張係数は $7.0 \times 10^{-6}/K$ 、熱伝導率は185W/(m・K)であつた。また、片(上)層のMoを1としたときの実際の層比率は、1:0.98~1.03:1.02であり、Cu層の比率は32.7~33.8%となり、最大と最小の厚みの差は3.4%*

*であつた。

【0038】この圧延板を上記第1の実施の形態と同様に、30トンプレス機で5×10mmの長方形の打ち抜き加工を行なったところ、全く層間剥離や切断面にクラック等がなく良好であつた。

【0039】さらに、この打ち抜いたチップをバレル研磨した後、3μmのNiめっきを施し、熱処理を行なったところめっきのシミやムラ、また反りもなく良好であつた。また、第1の実施の形態と同様、半導体パッケージを組み立てたところ、熱膨張的にも外周囲材料とマッチングしたパッケージと成し得るものができた。

【0040】(第4の実施の形態)上記第1乃至第3の実施の形態で作製した圧延板MCMを50mm□(平方)に切断した基板にNiめっき3μm、Auめっきを0.8μm施した後、一般のAg-Cu-Ti系のろう材を用いそれぞれ窒化アルミニウム(AlN)と接合したところ、AlNには全く剥離やクラックが発生しなかった。

【0041】さらに、それぞれの接合体のMCMの片面を一般的なエッチング法により良好な回路のパターニングを施すことができた。このパターン上に素子を搭載し-35~120℃の冷熱サイクルを10,000回繰り返したが、熱膨張差による基板および素子との間に剥離がなく、また、両者に亀裂やクラックが全く発生しなかった。

【0042】

【発明の効果】以上説明したように、本発明によれば、半導体素子の基板材料として放熱性の優れた材料であつて、素子直下に配置されても、素子や基板などにクラックや反りが発生しない信頼性が向上した放熱基板とその製造方法とを提供することができる。

【0043】また、本発明によれば、製造及び後加工の容易な放熱基板とその製造方法とを提供することができる。

【0044】さらに、本発明によれば、前記放熱基板を用いた半導体パッケージを提供することができる。

フロントページの続き

(72)発明者 山淵 保夫
富山県富山市岩瀬古志町2番地 東京タン
グステン株式会社富山製作所内

Fターム(参考) 5F036 AA01 BA23 BB08 BD01